캐시 v bit
-
Cache Flush, Cache Clean, Cache Invalidate컴퓨터지식/메모리 2024. 11. 9. 12:07
배경일반적으로 CPU는 저장장치에서 데이터를 읽기 전에 캐시에 먼저 접근해서 찾아본 후 캐시에 없으면 저장장치에서 읽어 들이거나, 캐시에 있으면 캐시의 데이터를 읽어들이는 메커니즘이다. 하지만, 단순히 데이터를 읽어들이는 방식에서는 문제가 없지만, 데이터를 읽어들이고 수정할경우 write operation이 되면, CPU는 캐시의 값만 변경하게 된다. 이때, 저장공간과 캐시상의 데이터 일관성이 없어지기 때문에, 캐시의 일관성을 보장하기 위해 사용하는 메커니즘이다. 사실 폰 노이먼 구조에서는 중장처리장치가 모든 제어권을 관장하는 구조 이기 때문에 CPU만 캐시에 접근을 하면 데이터 구조적으로 캐시 불일치의 문제가 없지만, 중간중간 CPU의 제어권을 가져오는 DMA Controller가 있기 때문에, 캐시의..