CPU 명령어 처리방식 CISC 방식 RISC 방식

배경

CISC와 RISC는 MCU 아키텍처에서 사용되는 두가지 다른 설계 철학으로 CPU의 명령어 처리방식에 따라 CISC와 RISC 방식으로 나뉜다. 즉 CPU의 명령어 셋 아키텍처 인것이다.

4세대 컴퓨터 (대규모집적회로를 소자로 사용한 컴퓨터)부터 마이크로프로세서 (Micro Processor)의 출현으로 컴퓨터의 소형화가 이루어지기 시작했으며 MCU의 아키텍처 개발을 위한 기반을 제공하는 Complex Instruction Set Computer (CISC) 구조가 주를 이루고 있었다. CISC는 필요한 모든 명령어 셋을 갖추도록 설계된 용어로 하나의 명령어당 최대한 많은 작업을 하게하는 것이라 적은수의 명령어로도 프로그램을 작성하기 쉽다는 장점이 있었다. 

하지만 이런 CISC 방식은 명령어 개수에 따라 프로세서 내부 구조가 매우 복잡하고 명령어를 처리하는데 많은 시간이 걸리는 문제가 있었다.

당시 Arcon사는 CISC로 CPU를 설계하는 것을 검토하던 시기 복잡한 성능보다는 인터럽트를 잘 해결할 수 있는 구조가 필요했고 당시 버클리 대학에서 내놓은 논문인 RISC I 논문을 기반으로 연구하여 현재의 ARM CPU 구성인 RISC 구조를 탄생시킨다.

(현재 우리가 사용하는 있는 ARM는 칩의 이름이면서 회사의 이름이다. ARM은 Advanced RISC Machine 이다.)

 

 

CISC (Complex Instruction Set Computer) 정의

• 복잡한 명령어 집합을 가진 CPU 명령어 셋 아키텍처
• 복잡한 하드웨어 회로
• 전력 소모가 큼
• 명령어 길이가 상이함
• ex) 인텔 계열 프로세서

RISC (Reduced Instruction Set Computer) 정의

• 명령어 개수를 줄인 CPU 명령어 셋 아키텍처
• 단순한 하드웨어 회로
• 전력 소모가 적음
• 명령어 길이가 일정
• 하나의 Cycle에 여러 명령어 수행/Hardwired control
• ex) ARM 계열 프로세서

 

명령어 처리 구성 비교

CISC는 L1 Cache와 L2 Cache 가 존재

• L1 Cache: CPU내의 캐쉬 메모리로, 메모리와 CPU간의 병목현상 해결
• L2 Cache: CPU와 주기억장치 사이에 위치하는 캐쉬

RISC는 데이터 Cache와 명 Cache 가 존재

• Data Cache: CPU의 데이터 처리를 위한 캐쉬로 CISC의 캐쉬와 비교해 용량과 성능 높음
• 명령 Cache: CPU의 명령어 처리를 위한 캐쉬로 파이프 라인 구조로 처리시 CISC와 비교해 높은 성능

하드웨어적 비교

CISC는 마이크로 프로그래밍 방식을 채택한 대신 RISC는 Hard Wired 방식으로 설계

마이크로 프로그래밍 : 기계어 하나를 실행하기 위해 많은 양의 작은 마이크로 Instruction들이 내장 실행되는 방식

HardWired : 기계어 한줄을 실행하기 위해 아예 그에 해당하는 논리회로를 구성

 

 

CISC vs RISC

CISC	RISC
복잡한 H/W	덜 복잡한 H/W
많은 명령어	고정길이의 명령어
다수의 명령어	표준화된 명령어
명령어당 여러 clk	명령어당 하나의 clk 싸이클

 

변천과정

발전 배경을 살펴보면, 초기에는 CISC가 주로 사용되었지만, 점차 하드웨어의 발전과 프로그래밍 기술의 진보로 인해 RISC가 주목받게 되었다.

하지만 현재의 경우 서로의 경계가 모호해지고 있으며 실제로는 두 가지 아키텍처를 모두 사용하고 있다고 볼수있다.

현재의 경우 Extensible Instruction Set Computer (EISC)로 RISC의 간결성과 CISC의 확장성을 모두갖춘 아키텍처도 존재한다.

"단순 명령어 -> CISC -> RISC -> EISC" 순으로 정리할 수 있다.

 

 

References

https://kwon-jjing.tistory.com/48

컴퓨터 구조지식(RISC vs CISC )

https://www.seminet.co.kr/ms_pdf/667_20151229134857_201502_st.pdf